赛灵思现已向客户推出世界最大容量的 FPGA：Virtex-7 2000T。这款包含 68 亿个晶体管的FPGA具有 1,954,560 个逻辑单元，容量相当于市场同类最大28nm FPGA 的两倍。这是赛灵思采用台积电 (TSMC) 28nm HPL工艺推出的第三款 FPGA，更重要的是，这也是世界第一个采用堆叠硅片互联 (SSI) 技术（该技术是赛灵思致力于实现3D IC 的方法）的商用FPGA（参见 Xcell 杂志第 74 期的封面报道）。

赛灵思可编程平台开发全球高级副总裁 Victor Peng 指出：“Virtex-7 2000T FPGA 是赛灵思创新和业界合作史上的一个重大里程碑。如果没有堆叠硅片互联 (SSI) 技术，至少要等到下一代工艺技术，才有可能在单个FPGA中实现如此大的晶体管容量。就通常新一代产品的推出而言，SSI 至少提前一年将我们的最大型 28nm 器件交付给了客户，这对 ASIC 和 ASSP 仿真和原型而言尤其重要。”

传统上， FPGA 厂商习惯于采用最新芯片工艺技术来实现他们的新架构，充分发挥摩尔定律的作用，这样晶体管的数量每 22 个月就能随最新芯片工艺技术的推出而翻一番。过去 20 年，FPGA 厂商一直遵循摩尔定律的发展，不断推出新的 FPGA，实现器件容量的倍增。

然而，针对 Virtex-7 2000T 和 Virtex-7 系列的几个其他产品，赛灵思打造了 SSI 技术。该技术在无源硅中介层上并排连接着几个硅切片（有源切片），该切片再由穿过该中介层的金属连接，与印制电路板上不同 IC 通过金属互联通信的方式类似。通过这种技术，赛灵思让器件的发展步伐超过了摩尔定律的速度。Virtex-7 2000T FPGA 的容量是市场同类最大28nm 器件的两倍，而且比赛灵思最大型的 Virtex-6 FPGA 大 2.5 倍。赛灵思Virtex-7 FPGA 产品线经理 Panch Chandrasekaran 指出，该架构的真正优势在于，虽然2000T由 4 个切片组成，但它仍保持着传统 FPGA 的使用模式，设计人员可通过赛灵思工具流程和方法将该器件作为一款极大型 FPGA 进行编程。

除具有 1,954,560 个逻辑单元外，Virtex-7 2000T 还包括含有 305,400 个 CLB 切片的可配置逻辑块 (CLB) ，分布式 RAM 容量高达 21,550 Kb。它共有 2,160 个 DSP slice、46,512 个 BRAM、24 个时钟管理模块、4 个 PCIe 模块、36 个 GTX 收发器（每个性能达12.5 Gbps）、24 个 I/O bank 和共 1,200 个用户 I/O。 Virtex-7 2000T 的推出， 标志着赛灵思取得了一个重大成就，也标志着赛灵思向半导体产业的 3D IC时代迈进了一大步。Chandrasekaran 指出，该产品的真正价值在于开启了用户创新之门，为苦心寻找最大容量器件的客户带来了新的设计能力。他说：“对那些希望加速产品开发，为软件开发人员提供芯片仿真功能，或者期望将多个芯片整合到单个器件中，以及那些发现其设计不能采用 ASIC 的客户而言，他们都将从这一了不起的技术中大受其益。通过采用SSI 技术，赛灵思现在就把下一代工艺才能提供的超大容量FPGA，交到设计人员手中。”

ASIC 和 IP 仿真及原型

Gary Smith EDA 的设计工具分析师兼 ASIC 方法专家 Gary Smith 指出，目前高端 ASIC 或 ASSP 设计平均包含 4.2 亿个门。“我听说过的最大产品包含 11 亿个门。”由于门的数量很多，不管是商用仿真系统，还是自己动手设计的 ASIC 原型设计电路板，90% 以上的 ASIC 设计团队都要采用某种形式的硬件辅助验证系统。